Global Foundries hợp tác nghiên cứu tiến trình 22nm và xa hơn với IBM

Những con chip thế hệ mới ngày càng bé đi vì thành công của những tiến trình sản xuất nhỏ hơn. Nhưng công nghệ bán dẫn đang đối mặt với nguy cơ “dừng chân” nếu không có những bước tiến nhảy vọt.

Tại hội nghị chuyên đề năm nay được tổ chức ở VLSI Technology (Kyoto, Nhật Bản), Global Foundries đã công bố một thành quả của sự chung tay hợp tác với IBM thông qua Liên minh Công nghệ IBM. Với thành quả này, nền công nghiệp bán dẫn có thể tiếp tục thành công của mình khi đi xuống các tiến trình 22nm và nhỏ hơn nữa.

Thành quả này là một kỹ thuật sản xuất cho phép hạ thấp hệ số đương lượng bề dày lớp oxide (equivalent oxide thickness – EOT) trong các transistor sử dụng vật liệu cổng-kim-loại trở-cao (HKMG). Bằng việc hạ thấp hệ số EOT (*), các transistor có thể được thu nhỏ hơn nữa mà vẫn đảm bảo các thuộc tính cần thiết để xây dựng lên các con chip, bao gồm mức thoát dòng thấp, ngưỡng áp tới hạn và độ phân tán hố thế (carrier mobility) ưu việt.

Việc thất thoát dòng là một điều làm canh cánh các nhà sản xuất bán dẫn. Vì khi giảm kích thước transistor đến một mức nào đó, chúng sẽ tạo ra tác dụng-ngược khi xuất hiện hiện tượng rò dòng. Lúc này chi phí sản xuất không những cao mà lượng điện tiêu thụ (do rò dòng) sẽ tăng lên. Thành quả nghiên cứu của Global Foundries đã tạo ra được một thiết bị n-MOSFET có hệ số EOT 0,55nm và một p-MOSFET có hệ số 0,7nm.

Gregg Bartlett, phó Chủ tịch cấp cao bộ phận Công nghệ và R&D của Global Foundries cho biết:

HKMG là một phần quan trọng trong lộ trình công nghệ của Global Foundries. Bước tiến này cuối cùng cũng đã có thể cho phép các khách hàng các công cụ (cần thiết) để gia tăng hiệu quả (làm việc) trong sản phẩm của họ, đặc biệt với thị trường đang phát triển nhanh như smartphone và laptop siêu-nhẹ (ultra-portable) với thời gian dùng pin ngày càng được mở rộng.
Trong mối liên kết với IBM và các đối tác, chúng tôi đang trích ra phần tri thức hoàn cầu của mình (liên minh) để tạo ra các công nghệ tiến bộ nhằm cho phép khách hàng của mọi người luôn ở đỉnh cao của công nghệ sản xuất bán dẫn.

(*) Hệ số EOT, là một con số dùng để đánh giá hiệu quả cách điện của một cổng MOS so với một cổng MOS làm bằng SiO₂, được thể hiện thông qua độ dày của cổng đó cần để đạt mức điện dung tương ứng với cổng SiO₂ kèm theo hằng số điện môi k. Lấy ví dụ hệ số EOT 1nm là kết quả của một cổng có bề dày 10nm với hằng số k = 39 (SiO₂ có k = 3,9).