kiến thức Hành trình độ RAM cho ... RAM

Yachiyo Runami · 6/6/26

Chào các bác, đúng như cái tít, sau đợt độ RAM cho laptop từ 8GB lên 16GB năm ngoái, ở cái thớt này:

khoe Chủ đề 'Laptop độ ram onboard sau gần 1 năm sử dụng'

6/10/25

Nay rảnh rỗi nên mình biên thêm 1 bài nữa khoe con laptop độ ram onboard sau gần 1 năm sử dụng, tiện kể lại hành trình tự độ ram onboard cho em nó. :big_smile:

Sơ qua về con laptop này: Là con laptop đc mẹ mua hồi hè lớp 10 năm 2022 do mình làm hỏng con dell 3568 vì nghịch ngu (độ cáp màn edp gây chập line 12V vào CPU), tên em nó là asus vivobook A415EA bản i3 1125g4 với bộ nhớ là 8/512. Như các bác thấy, 8gb ram ở thời điểm 1-2 năm gần đây là thọt rồi, h máy mới xuất xưởng bét nhất cũng 16gb, nên để bắt nó tiếp tục phục vụ mình tại BKHN trong 4 năm tiếp theo (hoặc lâu hơn) thì vào cuối...

Thì hôm nay mình chuyển sang độ RAM cho … RAM, cụ thể ở đây là thanh ram SO-DIMM của laptop, từ 4GB, lên 16GB, đói RAM quá nên làm liều, dù biết tỉ lệ thất bại rất cao, mục tiêu tối thượng là đẩy cái con mini pc dưới link này lên 24GB RAM.

khoe Chủ đề 'Hành trình sửa board xác laptop để làm mini pc'

8/4/26

Update: đã có bài độ ram gắn vào cho em nó
kiến thức - Hành trình độ RAM cho ... RAM (https://voz.vn/t/hanh-trinh-do-ram-cho-ram.1247793/)

Chuyện là dạo này mình cần thêm con máy phụ chạy Ubuntu để vọc vạch Linux và Docker. Khổ nỗi giá linh kiện dạo này đang nhảy múa trên đỉnh, mà ví mình thì lại đang ở dưới đáy :sad:

. Sẵn tính hay vọc, mình lục lọi tủ đồ thì thấy còn sót lại vài món ve chai:

2 Card Wifi: Một con AX201 (hàng bóc máy của con Lenovo được đại gia trên VOZ tặng) và một con AC3165 cổ đại.
1 SSD NVMe 128GB bóc máy surface: Con này bị cái lỗi nhảm vl...

Trước khi đến với nội dung chính, mình xin gửi lời cảm ơn đến nhà hảo tâm @meta99 đã hỗ trợ mình mấy cái main xác Lenovo T14 gen 2 để thực hiện bài viết này

(Bấm thẻ spoiler để xem ảnh)
Thread này gồm 5 mục chính:

I. Cơ sở lý thuyết và chuẩn bị
II. Tiến hành
III. Kết quả ban đầu
IV. Phân tích nguyên nhân và kết quả:
V. Nguồn tham khảo
VI. Lời bạt

I. Cơ sở lý thuyết và chuẩn bị:
Khái niệm

PCB RAM: Bo mạch điện kết nối tất cả các thành phần lại với nhau.
SPD (Serial Presence - Detect): Là 1 con EEPROM I2C 4Kb tuân theo chuẩn JEDEC, dùng để khai báo cho CPU biết về thông tin ram để training khi POST máy tính.
Chip RAM: Là chip RAM để ghi nhớ thông tin.

Để 1 thanh ram hoạt động thì cần có bo mạch, SPD và chip RAM kèm các linh kiện phụ trợ cơ bản như tụ, trở.
Với yêu cầu của mình là phải chạy ở chuẩn DDR4 3200 thì cần có:

Bo mạch SODIMM 4 chip chuẩn 3200.
SPD cho riêng con chip dự định gắn lên, để có được SPD chuẩn nhất thì extract từ UEFI.
Chip nhớ 4GB, 4GB x 4 = 16GB.

Dựa theo các tiêu chí đấy, mình sẽ chọn vật liệu cần dùng:

4x chip DDR4 DDP* K4ABG165WA-MCWE (lấy từ board xác Lenovo T14 gen 2).
Bo mạch ram DDR4 4 chip chuẩn 3200, ở đây mình chọn HMA851S6DJR6N-XN (k đc dùng board samsung**)
File UEFI của lenovo thinkpad T14 gen 2 để trích xuất SPD profile M471A2G44BM0-CWE.

Công cụ hỗ trợ cần có:

Máy nạp rom I2C CH341A.
Board xác laptop cũ (để làm socket ra chân ram).
Nguồn cấp 10V và điện trở phân áp (unlock write protection chip SPD).
Datasheet của chip K4ABG165WA-MCWE.
Tài liệu về chuẩn SPD structure of DDR4 của JEDEC.
Phần mềm NeoProgrammer (để flash chip).

(*): Chip DDP (Dual-die package) là kiểu đóng gói ram có dung lượng 32Gbit x16 bằng cách xếp chồng 2 die 16Gbit x8 lên cùng 1 package.
(**): Do board samsung bố trí tụ và trở ngay bên cạnh rất sát chip nhớ, mà con DDP này nó to gấp rưỡi con chip Zin trên board 4GB nên k thể trồng được :beat_brick:

II. Tiến hành:
1. Tháo ram board T14 gen 2:

Đây là board dòng cao cấp của lenovo, tất nhiên là mọi ic đều bị đổ keo gầm nên khó tháo vl, lúc mình khò thì ngửi thấy mùi hắc giống như keo 502 nên có đoán là nó chung thành phần hóa học, mua cả lọ tẩy keo 502 mà k ăn thua nên thôi bôi mỡ rồi cạy dần, may là k bị nứt hay lột pad ram.

Tháo ram xong thì bắt đầu vệ sinh và làm lại chân.

Tiếp theo là tháo ram từ board SK Hynix: Cũng tương tự cách tháo như trên, sau khi tháo xong ta vệ sinh qua board mạch, trong lúc làm k may bị lột mất 1 pad nhưng mình đã nhanh chóng câu dây fix đc.

Cuối cùng là đưa chip lên bo mạch.

Before

After

2. Extract SPD Profile từ UEFI:

B1: Chuẩn bị file UEFI, có thể tải trên mạng hoặc dùng CH341A để đọc chip UEFI.

B2: Mở file UEFI trong Hex Editor, Ctrl + F để tìm SPD.

Ở đây sẽ có nhiều phương pháp, các bác có thể đọc trong tài liệu của JEDEC để tìm chuỗi bắt đầu của 1 SPD, như ram này là chuỗi 23 10 0C (hoặc 23 11 0C - ý nghĩa thì các bác hỏi AI hoặc tra trong tài liệu jedec) là chuỗi bắt đầu, hoặc là dùng mã định danh manufacturer để tìm cũng đc.

Mình thì dùng phương pháp tìm chuỗi part number, ram micron sẽ bắt đầu với MTAxxxxxx, samsung là M471xxxxx, hynix là HMAxxxxxx, cứ gõ 3 ký tự đầu này kiểu gì cũng tìm đc.

B3: Sau khi đã xác định được SPD nằm ở đâu, các bác phải biết được mã ram đấy tương ứng với con chip, cấu hình ram nào trên bo mạch, có thể tra google để xác định đúng mã mình cần.

B4: Xác định điểm bắt đầu, nếu tìm bằng 23 10 0C thì SPD cũng bắt đầu ở đó luôn, nếu tìm bằng chuỗi part number thì phải dựa theo tài liệu jedec để truy ngược lại:

Như hình thì từ byte số 329 đến 348 là khu vực module part number, vậy phải lấy 0 – 328 byte trước đó để có được vị trí bắt đầu, tức là 329 byte.

Rồi phần còn lại thì lấy đủ sao cho từ điểm bắt đầu đến khi kết thúc đúng bằng 512 byte là được. (0 – 511).

Sau khi lấy được, cắt ra rồi tạo file bin mới, trông nó ntn.

Yachiyo Runami · 6/6/26

3. Flash Profile Table cho SPD:

B1: Sử dụng boardview để xác định các chân ra của so dimm, câu 4 dây SCL, SDA, 3VCC, GND từ bo mạch vào CH341A.

B2: Xác định chân ra của chân A0, A1 của SPD trên bo mạch, cô lập nó với các đường pull up, pull down và câu dây đồng ra ngoài, đánh dấu dây A0, A1, cái này để tắt write protection.

B3: Bật nguồn đa năng, để nguồn điện ở mức 8 – 10V, sử dụng cầu phân áp gồm 2 điện trở 2K7 và 4K7 để phân áp, sau đó tắt nguồn đi. Đầu ra 3.6V cấp cho chân A1 kéo lên high, chân A0 nối thẳng vào nguồn V+ như sơ đồ dưới.

B4: Bật phần mềm NeoProgrammer lên, detect chip tự động, phần mềm sẽ hiển thị hai loại gồm mã 34C04 thì chọn cái nào cũng đc, cơ bản là như nhau.

B5: Đọc SPD profile có sẵn, sau đó lưu lại phòng trường hợp cần đến, tiếp theo bấm vào nút Unprotect Chip, một hộp thoại hiện lên xác nhận, lúc này trước khi bấm ok các bác bật nguồn đa năng để cấp Vhv cho A0, A1 như trên, rồi mới xác nhận unprotect, khi phần mềm báo thành công thì tắt nguồn cấp A0, A1.

B6: Mở SPD của samsung đã extract từ UEFI trước đó, tiến hành write vào IC, chú ý kiểm tra CRC trong chip bằng nút verify để chắc chắn ghi đúng, miễn trùng với file BIN là đc.

B7: Reprotect lại, cái này trong neoprogrammer k có sẵn nên phải kiếm command protect trên mạng, nhưng mình k có nhu cầu lock lại nên để kệ luôn.

Yachiyo Runami · 6/6/26

III. Kết quả ban đầu:

Lắp xong thì gắn vào máy tính luôn, k ngoài dự đoán, quạt hú lên đc 10s thì reset nguồn và cứ như vậy, k biết là lỗi gì nữa, do con chip này là loại khá đặc biệt (chip Dual Die Package) và cũng khò hàn nhiều nên k biết nó có chết chưa, hay là do máy kén ram, hoặc là DDP cần phương pháp điều khiển khác. :cry:

Nói chung là cũng k có gì quá bất ngờ, trình độ của mình cũng chỉ là 1 thằng năm 2 thôi nên có những thứ chưa biết đến bao h nên cũng k thể tránh khỏi sai sót, thiệt hại lần này chỉ có 300k tiền tươi nên cũng k tiếc lắm, hiện mình sẽ tìm cách fix và update sau. :burn_joss_stick:

Update 6/6/2026: Mình có đặt giả thuyết là nếu thay vì cố chạy Dual-Die, sao ta k sử dụng 1 die/1 chip thôi, vậy nên mình thử nạp SPD của M471A1G44BB0-CWE là bản 8GB 4 chip, và thực sự nó CHẠY được các bác ạ, thành công 1 nửa.
Do là kiểu đặc biệt nên timing k duy trì 3200 đc, khi chạy sẽ khởi động lâu hơn do k đáp ứng đc 3200 mà training về 2400, mình đang tìm cách sửa timing, sẽ update sau.

16GB = 8GB onboard + 8GB SO-DIMM

Update kết quả mmemtest86 với 8GB 2400 chưa fix SPD.

Update 7/6/2026: Sau khi lấy bảng timing của thanh 16GB M471A2G44BM0-CWE chạy chip DDP, gắn vào vào file SPD của thanh 8GB M471A1G44BB0-CWE, còn lại giữ nguyên, tính toán lại CRC rồi sửa ở byte 126 và 127, flash lại thì ram đã nhận tốc độ bình thường.

IV. Phân tích nguyên nhân và kết quả
(Cập nhật lỗi nội dung: x16 cho hiệu năng tốt hơn x8 là sai hoàn toàn, lỗi mình k tìm hiểu kỹ)
Cập nhật 8/6/2026: V/v nguyên nhân không thể chạy 16GB.

1. Sự khác biệt về cấu tạo và hoạt động của DDP K4ABG165WA-MCWE và SDP cùng bus width x16:

Tiêu chí	DDP K4ABG165WA-MCWE	SDP
Cấu tạo	2 die ghép thành	1 die
Phân bổ đường truyền data	x16 bị chia đôi ra cho 2 die hoạt động đồng thời	1 die có đủ x16 hoặc x8 hoặc x4
Quản lý đơn vị bộ nhớ	2 chân BG để quản lý memory bank do 2 chip x8	1 chân BG (x16) hoặc 2 chân BG (x4, x8) là đủ
Hiệu chỉnh trở kháng đường truyền	2 chân ZQ để hiệu chỉnh cho 2 die	1 chân ZQ cho 1 die

2. Phân tích lỗi và các vấn đề gặp phải:
Sau khi tìm tòi một hồi và so sánh các datasheet, mình phát hiện ra vấn đề thực sự:

Chả là theo datasheet của chip DDP K4ABG165WA-MCWE, để thực hiện việc hiệu chỉnh trở kháng đường truyền cho cả 2 die khi môi trường thay đổi để chống việc tín hiệu bị phản xạ, thì bắt buộc mỗi die phải có 1 chân ZQ (LZQ và UZQ) nối với 1 điện trở chính xác 240ohm để hiệu chỉnh.
Tuy nhiên board ram này zin bản chỉ được thiết kế cho SDP (Single Die Package) điều khiển chip tối đa 16Gbit (bản 8GB RAM 4 chip), nghĩa là 2 chân ZQ thì chỉ có chân ở tọa độ F9 là được dùng, chân còn lại sẽ theo sơ đồ của chip, bị đi dây về Vss trên bo mạch SO-DIMM.

Trích của datasheet: "Internal (self) calibration: Internal self calibration through ZQ pin(RZQ: 240 ohm ± 1%)"

Khi hàn chip DDP lên bo mạch này, chân UZQ ở E9 bị short về Vss, chỉ có chân LZQ ở F9 tiếp tục được sử dụng. Khi máy tính thực hiện POST, 1 die k thể hiệu chỉnh trở kháng, dẫn đến thất bại khi POST.

Một nguyên nhân nữa là chân BG xác định địa chỉ bank group, ở DDP dù là die x16 nhưng thực ra là 2 die x8 chồng nhau nên cần 2 chân BG0 (tọa độ M2) và BG1 (tọa độ M9) quản lý. Tuy nhiên với SDP x16, chỉ BG0 là đủ, vị trí chân BG1 bị kéo về Vss trên bo mạch SO-DIMM, khi gắn DDP lên bo mạch thì k thể quét địa chỉ toàn bộ đc -> POST thất bại.

Trích tài liệu SDP: "Bank Group Inputs: BG0 - BG1 define which bank group an Active, Read, Write or Precharge command is being applied. BG0 also determines which mode register is to be accessed during a MRS cycle. For x4/x8 based SDRAMs, BG0 and BG1 are valid. For x16 based SDRAM components only BG0 is valid."
Tài liệu DDP: "Bank Group Inputs: BG0 - BG1 define to which bank group an Active, Read, Write or Precharge command applied. BG0 also determines which mode register is to be accessed during a MRS cycle. X16 has only BG0."
-> x16 SDP cần 1, x16 DDP = 2 chip x8 kết hợp, cần 2 chân

Cuối cùng, DQU và DQL tạo thành line x16, 4 chip tạo thành 64 bus width, nhưng ở đây do mình đã dùng SPD khai báo từ dạng DDP về SDP, nhưng vì bây h mỗi chip share có 8 bus width nên chỉ đc 32 thay vì 64, nên intel IMC training cấu hình 64 thấy k ổn đã phân bổ lại, chỉ chạy các đường thuộc DQL mà bỏ qua DQU, trở thành cấu hình 0.5RX8, vậy nên khi mà khởi động máy thì khi cắm RAM luôn khởi động lâu hơn khi không cắm, do đường tín hiệu không hoạt động như SPD khai báo, buộc phải mất thời gian căn chỉnh.

Cũng phải nói thêm rằng đến h mình mới nhận ra để tìm đc board SO-DIMM hỗ trợ DDP với mình là bất khả thi, vì đa phần với RAM 16GB bán thương mại hầu như là 8 chip 2 mặt, mình chưa thấy board nào 4 chip mà support DDP, DDP thường đc bán thẳng cho NSX laptop để gắn thẳng lên board, và ngay từ đầu thanh SO-DIMM chỉ thiết kế cho SDP x8 hoặc x16, nên dự án này chạy 16GB DDP SO-DIMM là bất khả thi ngay từ đầu.

Yachiyo Runami · 6/6/26

V. Nguồn tham khảo

Read SFP I2C via CH341a Programmer – HITOHA.もえ (https://www.hitoha.moe/read-sfp-i2c-via-ch341a-programmer/)

https://www.jedec.org/system/files/docs/4_01_02_AnnexL-3R25.pdf

(cần tạo tài khoản để truy cập)

https://community.nxp.com/pwmxy87654/attachments/pwmxy87654/imx-processors/208134/1/DDR4_32Gb_A_X16_K4ABG165WA-MCTD_K4ABG1.pdf

https://cdrdv2-public.intel.com/631121/631121_TGL%20Datasheet%20Volume1of2%20rev012_PUBLIC.pdf

https://semiconductor.samsung.com/resources/data-sheet/20170731_DDR4_4Gb_E_die_Unbuffered_SODIMM_Rev1.7_Feb.17.pdf

VI. Lời bạt

Thực sự đây là bài học lớn đối với mình khi đã quá chủ quan và tự tin, không xem xét thật kỹ giới hạn phần cứng và đọc datasheet đầy đủ, cứ nghĩ là DRAM thì chip nó như nhau, sau lần này mình sẽ phải xem xét lại cách tiếp cận vấn đề một cách toàn diện và đầy đủ hơn, để tránh mắc sai lầm không đáng có này.
Mình có tìm tòi và thu hoạch được thông tin, đó là motherboard của mình có routing đầy đủ 96 chân BGA và có khả năng support được cho DDP, nên mình đổi hướng: swap chip DRAM của motherboard và SO-DIMM, 8GB onboard -> 8GB SO-DIMM, 16GB SO-DIMM -> 16GB onboard, sẽ lên bài khi có thời gian

Update dự án mới: khả năng chân đi lạnh toát nguyên con máy, do cái board này khó làm ram quá nên mình làm chân đến mức banh cả mask, lại còn chạm line 1.2V chưa rõ nguyên nhân, thôi để khi nào rảnh chế stencil mask ddr4 làm lại chân + fix 1.2V rồi mới tính tiếp

lamlee123 · 6/6/26

hình như do ram onboard spd nó lưu cùng bios chung trên 1 con eeprom không tuân theo jedec nên bác phải extract các info để quăng vào cái template có sẵn đúng k nhỉ, theo e hiểu là thế

. Btw, thật ra là dựa vào doc để copy 512 bytes của spd

.
bữa giờ cũng ngồi nghĩ nghịch extract spd ram sodimm để ghi xmp profile vào, mỗi tội ddr5 mới quá chưa có tool read thẳng eeprom của ram. Thêm việc bios khứa asuck enable sẵn spd write protection, phải dùng sref mà phải extract bios để tìm driver xong tạo config riêng mới được chứ dùng config ăn sẵn không write được setting (hoặc do ME protection chăng).

Yachiyo Runami · 6/6/26

Mình nghĩ là nó vẫn tuân theo jedec thôi, vì ném lên gemini mớ hex đó nó vẫn decode đc toàn bộ thông tin ram rất chính xác, khớp với file chuẩn jedec mình ném lên cùng.
SPD write protection luôn luôn được bật vì theo yêu cầu jedec.
DDR5 theo mình đọc được là nó dùng kiểu lưu profile mới nên k chơi được I2C như hiện tại, nếu fen muốn extract thì có thể chơi trò này: dùng logic analyzer kẹp vào đường giao tiếp CPU và EEPROM rồi bật máy, khi đó mình thu lại đc toàn bộ thông tin giao tiếp, mình từng chơi trò này và thành công với D4, D5 thì chưa thử :big_smile:

lamlee123 đã nói:
hình như do ram onboard spd nó lưu cùng bios chung trên 1 con eeprom không tuân theo jedec nên bác phải extract các info để quăng vào cái template có sẵn đúng k nhỉ, theo e hiểu là thế .
bữa giờ cũng ngồi nghĩ nghịch extract spd ram sodimm để ghi xmp profile vào, mỗi tội ddr5 mới quá chưa có tool read thẳng eeprom của ram. Thêm việc bios khứa asuck enable sẵn spd write protection, phải dùng sref mà phải extract bios để tìm driver xong tạo config riêng mới được chứ dùng config ăn sẵn không write được setting (hoặc do ME protection chăng).

lamlee123 · 6/6/26

Yachiyo Runami đã nói:
Mình nghĩ là nó vẫn tuân theo jedec thôi, vì ném lên gemini mớ hex đó nó vẫn decode đc toàn bộ thông tin ram rất chính xác, khớp với file chuẩn jedec mình ném lên cùng.
SPD write protection luôn luôn được bật vì theo yêu cầu jedec.
DDR5 theo mình đọc được là nó dùng kiểu lưu profile mới nên k chơi được I2C như hiện tại, nếu fen muốn extract thì có thể chơi trò này: dùng logic analyzer kẹp vào đường giao tiếp CPU và EEPROM rồi bật máy, khi đó mình thu lại đc toàn bộ thông tin giao tiếp, mình từng chơi trò này và thành công với D4, D5 thì chưa thử

spd write protection hồi còn dùng con máy ghẻ msi dùng amd 5600h không hiểu sao nó tắt sẵn

, hên sao e tìm đc tool read write spd ddr4 của 1 ông trên github thông qua i2c, chỉ riêng platform amd

. Còn thu tính hiệu như bác nói e mới biết, mỗi tội chưa có đồ với đang bị dí thi

.

Yachiyo Runami · 6/6/26

lamlee123 đã nói:
spd write protection hồi còn dùng con máy ghẻ msi dùng amd 5600h không hiểu sao nó tắt sẵn , hên sao e tìm đc tool read write spd ddr4 của 1 ông trên github thông qua i2c, chỉ riêng platform amd . Còn thu tính hiệu như bác nói e mới biết, mỗi tội chưa có đồ với đang bị dí thi

.

Lo thi cho xong đi fen, mình còn 2 tuần nữa cũng thi cuối kỳ cmnr, làm nốt cái này cho thoải mái đầu óc rồi học thôi.
Cái logic analyzer hàng tàu clone thì rẻ lắm, tầm 100k/cái trên shopee, mua về kèm đầu kẹp găm vào đường tín hiệu rồi thu lại lúc POST ấy, quăng lên cho AI nó decode thông tin rồi tự build spd cũng đc.
Mà fen còn thi thpt đúng k nhỉ, chúc fen thi tốt nhé

Yachiyo Runami · 6/6/26

@lamlee123 mình có cập nhật kết quả nhé, thanh ram độc nhất vô nhị k ai có

lamlee123 · 6/6/26

Yachiyo Runami đã nói:
@lamlee123 mình có cập nhật kết quả nhé, thanh ram độc nhất vô nhị k ai có

e lúc đầu cũng nghĩ thế, nhưng là về kiểu dual rank hay dual bank tùm lum gì đấy cơ mà nghe nó không liên quan lắm, hoặc có liên quan và do memory controller cpu nó bị kén

.
À sẵn tiện cảm ơn bác chúc e nhé :love:

Yachiyo Runami · 6/6/26

lamlee123 đã nói:
e lúc đầu cũng nghĩ thế, nhưng là về kiểu dual rank hay dual bank tùm lum gì đấy cơ mà nghe nó không liên quan lâm, hoặc có liên quan và do memory controller cpu nó bị kén .

À còn 1 vấn đề nữa, do là ddp mà lại chạy single die nên ở 3200 k ổn định, bị ép về 2400, có lẽ sẽ cần tinh chỉnh lại timing, thấy b có vẻ cũng quen về phần ram này nên có gì giúp mình nhé :byebye:

lamlee123 · 6/6/26

Yachiyo Runami đã nói:
À còn 1 vấn đề nữa, do là ddp mà lại chạy single die nên ở 3200 k ổn định, bị ép về 2400, có lẽ sẽ cần tinh chỉnh lại timing, thấy b có vẻ cũng quen về phần ram này nên có gì giúp mình nhé

e cũng tay mơ th bác à, đi copy timing hoặc mấy subtiming quèn như trefi, cas... thì mò chỉnh sao cho stable.
Mà 3200 jedec e thấy nó cũng nhiều profile, như kiểu 3200AA hay 3200WW, bác kham khảo trên mạng thử xem cái nào timing nó siếc nhẹ nhất thì lụm (e nhớ có cái cas 24 24 là thấp nhất hoặc 22 24).

Usernem · 6/6/26

Lâu r mới lại thấy thread độ chế trên voz :love:

lamlee123 · 6/6/26

Yachiyo Runami đã nói:
À còn 1 vấn đề nữa, do là ddp mà lại chạy single die nên ở 3200 k ổn định, bị ép về 2400, có lẽ sẽ cần tinh chỉnh lại timing, thấy b có vẻ cũng quen về phần ram này nên có gì giúp mình nhé

vụ ram e đoán là 4 chip bác dùng nó là 2Rx16 hoặc 1Rx8 chăng, bởi theo datasheet thì mỗi die là 16Gbit, sử dụng ddp nên thành ra 2 die/chip. Trong document có ghi 16bit IO per die nên khá chắc là 2Rx16, dual rank mà mỗi rank 64Gbit -> 128Gbit - 16GB. Có thể do setting bios kén hoặc do memory controller kén, e đoán là vậy

.Thêm việc nữa máy bác sẵn onboard 8GB thì tỉ lệ cao single rank x16 nên mix single rank với dual rank nó hay kén.

Yachiyo Runami · 6/6/26

lamlee123 đã nói:
vụ ram e đoán là 4 chip bác dùng nó là 2Rx16 hoặc 1Rx8 chăng, bởi theo datasheet thì mỗi die là 16Gbit, sử dụng ddp nên thành ra 2 die/chip. Trong document có ghi 16bit IO per die nên khá chắc là 2Rx16, dual rank mà mỗi rank 64Gbit -> 128Gbit - 16GB. Có thể do setting bios kén hoặc do memory controller kén, e đoán là vậy

.Thêm việc nữa máy bác sẵn onboard 8GB thì tỉ lệ cao single rank x16 nên mix single rank với dual rank nó hay kén.

Đm vừa xem lại, máy max 16gb theo tuyên bố của lenovo, có khi mai nạp lại fw vác ra thợ test trên máy khác coi

lamlee123 · 6/6/26

Yachiyo Runami đã nói:
Đm vừa xem lại, máy max 16gb theo tuyên bố của lenovo, có khi mai nạp lại fw vác ra thợ test trên máy khác coiXem tệp đính kèm 3652044

À bảo sao

, hi hi, chắc là bác dùng adapter chuyển qua dimm cắm main máy bàn có tỉ lệ cao nó sẽ chạy nhỉ. Mà ram bác test 2k4 chạy ok k, trong doc cũng có chỉ 1 vài subtiming có thể tinh chỉnh như là trfc2 hay trfc4, cơ mà footnote có ghi là vài specs hay des nó không cover cho loại ddp mới ác

.
Thôi thì ít ra unlock đc driver igpu từ intel giả cày lên iris xe

.

Yachiyo Runami · 8/6/26

Đã cập nhật nguyên nhân tại #4

@lamlee123

lamlee123 · 8/6/26

Yachiyo Runami đã nói:
Đã cập nhật nguyên nhân tại #4

@lamlee123

thế là do cái pcb :v, cơ mà đọc xong e vẫn chưa rõ là đúng x16 như e đoán không là tỉ lệ cao 2Rx16, chứ nếu share 2 die mỗi die 1 nửa thì nghe giống 1Rx8, k lẽ nó chạy 2 mode chăng. Không thì chỉ dùng 1 die cũng phải đủ 64bit mới lên nổi

.

Yachiyo Runami · 8/6/26

lamlee123 đã nói:
thế là do cái pcb :v, cơ mà đọc xong e vẫn chưa rõ là đúng x16 như e đoán không là tỉ lệ cao 2Rx16, chứ nếu share 2 die mỗi die 1 nửa thì nghe giống 1Rx8, k lẽ nó chạy 2 mode chăng. Không thì chỉ dùng 1 die cũng phải đủ 64bit mới lên nổi .

Mình cũng đang thắc mắc, hệ thống ubuntu báo chạy đủ 64 bit nhưng theo như cấu tạo DDP thì die kia disable rồi thì tịt chứ, đây vẫn chạy phè, chắc tí phải làm benchmark kiểm tra cho chính xác :angry:

lamlee123 · 8/6/26

Yachiyo Runami đã nói:
Mình cũng đang thắc mắc, hệ thống ubuntu báo chạy đủ 64 bit nhưng theo như cấu tạo DDP thì die kia disable rồi thì tịt chứ, đây vẫn chạy phè, chắc tí phải làm benchmark kiểm tra cho chính xác

e dựa theo lý thuyết là ddr4 thì buộc phải 64bit per channel/72bit nếu có ecc. Cơ mà cũng tùy thuộc vào memory controller, bởi x86 nó thiết kế z nên phải theo

. Với e kham khảo thì có vẻ như bitwidth phải match luôn với từng controller (như kiểu 128bit thì có 2 controller 64bit) chứ k tương thích bitwidth bé hơn.

kiến thức Hành trình độ RAM cho ... RAM

Senior Member

khoe Chủ đề 'Laptop độ ram onboard sau gần 1 năm sử dụng'

khoe Chủ đề 'Hành trình sửa board xác laptop để làm mini pc'

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Senior Member

Chủ đề tương tự

Thống kê chủ đề

Chia sẻ trang này