I recently wrote code to test memory latency under load, seeking to reproduce data in various presentations with bandwidth on the X axis and latency on the Y axis.
chipsandcheese.com
Mấy ông bác lại không hiểu sao read AMD cùi rồi, là do fabric nó bóp đấy, lý do trên zen 4 zen 5 nhiều ông bên tây than fabric không đủ cho cpu bởi 32B/cycle read với fclk 2Ghz vẫn chậm hơn tốc độ của ram ddr5, ví dụ ram 6000MT/s aka 3000Mhz vẫn có băng thông to hơn ở 1 chiều read hoặc write. Còn bài test write của aida là spam các block command write trực tiếp từ trong ram chứ k hẳn là data từ cpu qua fclk rồi mới viết vô ram.
Còn vụ amd intel memory controller thì thg nào cx huề nhau, nhưng phải công nhận intel ddr5 4800 cũng k chạy đc gear 1 phải gear 2, trong khi amd thì tít 6k 1:1. Và cũng huề vốn nhau việc amd fanboi không chạy 2:1 và intel fanboi k chạy 4:1. Thế cho nó huề.