tin tức AMD ra mắt thế hệ CPU Zen 5

  • Người tạo chủ đề Người tạo chủ đề Morgan le Fay
  • Ngày bắt đầu Ngày bắt đầu
Sửa lần cuối:
vụ inter core giữa các CCD chắc đang có bug hoặc gì đó do AMD thôi. Độ trễ truy cập bộ nhớ ko cao hơn Zen 4 thì inter core ko thể cao như vậy. Mà hàng của AMD bán thì cứ phải chờ vài tháng cho bios ổn định cái đã.
 
Các reviewer đang la làng vụ core-to-core latency của 9950X kìa. Có khi lên gấp đôi so với 7950X. Có thể do kiến trúc đã tới hạn, hoặc do driver PPM, hoặc do các phần mềm đo đạc hiện tại gặp trục trặc với CPU mới. Một logic cho khả năng này vì latency lớn như vậy chắc chắn ảnh hưởng nghiêm trọng và rõ rệt đến hiệu năng.

Xem tệp đính kèm 2630821
1723686314824.png


1723686334140.png

1723686364277.png

thêm quả ảnh so sánh giữa các đời ryzen cho nó sinh động
z92UKBC.png
 
IMC có vđ vậy
x2 so với đời trước, kể cả cùng CCD
ko phải do IMC nhé, độ trễ truy cập bộ nhớ vẫn khá tốt, khả năng inter-core này làm mới, ko giống như Zen trước đó là trao đổi dữ liệu qua bộ nhớ, mà trao đổi dữ liệu qua chipset giống bản threadripper đầu tiên, dùng keo con voi dán.
Trao đổi dữ liệu cấp socket này khiên IO-die ko ưu tiên xử lý hoặc trình tự xử lý khá lâu nên độ trễ khá cao.
Trước có tin đồn Zen 5 sẽ có công nghệ Ladder cache. Trong khi giới thiệu kiến trúc ko thấy có đề cập. Liệu chăng đây là công nghệ này chưa thực sự hoàn thiện trong các bản bios hiện tại?
Việc L3 cache của 2 CCX khác nhau cùng chia sẽ sẽ khiến L3 cache có dung lượng cao hơn bình thường từ 32MB lên 64MB với độ trễ truy cập L3 tăng lên ko nhiều. Việc 1 con chip X3D trên cả 2 CCD sẽ lên tới 192MB cache. Liệu rằng chuyện này có thật hay ko, chúng ta chờ tới khi phiển bản X3D ròi sẽ biết.
 
ko phải do IMC nhé, độ trễ truy cập bộ nhớ vẫn khá tốt, khả năng inter-core này làm mới, ko giống như Zen trước đó là trao đổi dữ liệu qua bộ nhớ, mà trao đổi dữ liệu qua chipset giống bản threadripper đầu tiên, dùng keo con voi dán.
Trao đổi dữ liệu cấp socket này khiên IO-die ko ưu tiên xử lý hoặc trình tự xử lý khá lâu nên độ trễ khá cao.
Trước có tin đồn Zen 5 sẽ có công nghệ Ladder cache. Trong khi giới thiệu kiến trúc ko thấy có đề cập. Liệu chăng đây là công nghệ này chưa thực sự hoàn thiện trong các bản bios hiện tại?
Việc L3 cache của 2 CCX khác nhau cùng chia sẽ sẽ khiến L3 cache có dung lượng cao hơn bình thường từ 32MB lên 64MB với độ trễ truy cập L3 tăng lên ko nhiều. Việc 1 con chip X3D trên cả 2 CCD sẽ lên tới 192MB cache. Liệu rằng chuyện này có thật hay ko, chúng ta chờ tới khi phiển bản X3D ròi sẽ biết.
Kì này ra BIOS update được hiệu năng thì ạ intern kun luôn :choler: my dream my hope là để nó lìu bìu thế này
 
Kì này ra BIOS update được hiệu năng thì ạ intern kun luôn :choler: my dream my hope là để nó lìu bìu thế này
Đề nghị đồng chí này ứng tuyển vào làm nhân viên Marketing (Seeder) AMD Việt Nam để cho chị Su thấy là phải chọn người biết làm quảng bá sản phẩm như nào :boss:
 
7950X3D thì coi clip này để fix vụ game không chạy trên CCD có 3D cache nha, không cần xài process lasso nữa.
Cách này dành cho ai không muốn cài lại win thôi fen. Mình lắp con 7950x3d đã cài lại win sạch sẽ rồi cài lại driver chipset, update gamebar rồi nhưng vẫn dùng process lasso cho chắc ăn, vì 2 thằng Mic với amd chưa tương thích hoàn toàn tất cả các game vụ 2 ccd này
 

Thống kê chủ đề

Ngày tạo
Morgan le Fay,
Người trả lời cuối
ShikiRyougi,
Trả lời
16.999
Lượt xem
941.887
Quay lại
Lên đầu trang