Cảnh sát nhân quả
Senior Member
Đc em. Làm chip thì phải close timing mà close timing phải cần sta. Ko biết vị trí PI của em có làm synthesis nữa ko. Nếu có thì ko lo thiếu việc.
thảo luận Hội anh em vi mạch
- Người tạo chủ đề Độc Cô Cầu Thị Nghè
- Ngày bắt đầu
btpdvoz
Senior Member
STA hơi ít job, nhiều nhất là PD, custom layout ->DV -> RTL
semiconductor
Junior Member
sao thấy phức tạp bài toán vậy, FIFO thì theo tứ tự rồi, còn muốn "lộn xộn" thì xài con RAM đọc ghi cho lẹ chứ sao dùng FIFO chi mệt vậyCác bác cho em xin tư vấn với ạ( em tính làm đồ án về thiết kế 1 cái mạch dạng FIFO đa ngõ vào,1 ngõ ra, có tính năng như kiểu khung truyền ngõ ra có thể tự sắp xếp data của các kênh theo thứ tự (ví dụ data kênh 1, 2, 3, 4) dù cho thứ tự ngõ vào theo thời gian của các kênh không giống nhau (ví dụ 4 2 1 3), mà khi sắp xếp data cũ thì data mới ở ngõ vào vẫn vào liên tục không bị nghẹn trừ khi toàn hệ thống đầy. rồi data ở ngõ ra được đưa vào 1 cái FIFO để đưa ra ngoài. rồi kiểu khi 1 hay nhiều kênh bị trống data và có tín hiệu báo không cho ghi data của kênh đó thì dữ liệu những kênh còn lại vẫn được đẩy ra FIFO.
kiểu em nghĩ đây có thể là 1 cái thiết kế hay nhưng đi hỏi tham khảo thì thấy nó giống như 1 cái mạch mux với 1 thanh ghi dịch vậy =( đợt này thầy em yêu cầu căng, không thiết kế những thứ đã có sẵn (hoặc đã có code sẵn) mà phải tự làm cái mới. bữa em đưa đề tài thiết kế Memory Controller tương thích AHB mà thầy cũng không duyệt nên giờ chả biết sao nữa
semiconductor
Junior Member
Fen đã học được gì rồi?
Taychoiloli
Senior Member
dạ vâng em cảm ơn bác ạ! vậy đúng là đề tài này không thiết thực thật ạ
mai.daothanh
Senior Member
bao nhiêu channel cũng được, định nghĩa 1, 2,3,4 ngõ ra thì 4,2,1,3 fixed thì được thôi. 1 cái FIFO nhiều channel + thêm mạch select channel ngõ ra nữa là được. Bài toán này làm đồ án thì không ổn đâu. cơ bản chỉ các mạch logic đơn giản thôi. Làm bài tập môn học thì okCác bác cho em xin tư vấn với ạ
kiểu em nghĩ đây có thể là 1 cái thiết kế hay nhưng đi hỏi tham khảo thì thấy nó giống như 1 cái mạch mux với 1 thanh ghi dịch vậy =( đợt này thầy em yêu cầu căng, không thiết kế những thứ đã có sẵn (hoặc đã có code sẵn) mà phải tự làm cái mới. bữa em đưa đề tài thiết kế Memory Controller tương thích AHB mà thầy cũng không duyệt nên giờ chả biết sao nữa
Taychoiloli
Senior Member
Dạ vâng em cảm ơn bác rất nhiều ạ!
Xinchaocacban2
Senior Member
Mn cho em hỏi Custom Layout có dễ ra nước ngoài không ạ. Thấy mn không đề cao vị trí này lắm huhu
ak2angel
Member
Em không rõ vụ không đề cao là như nào nhưng mà em thấy ae custom layout chỗ em làm không hết việc luôn á bác
btpdvoz
Senior Member
Custom Layout đúng là cơ hội đi nước thấp hơn so với RTL or Analog do các công ty lớn thường thuê nhân công giá rẻ ở Ấn or VN để layout. Còn mảng thiết kế chính thì vẫn ở các nước phát triển.
Jinnix
Junior Member
anh inbox em với ạBOS semiconductors (base HQ, chi nhánh SG) đang tuyển fresher cực mạnh cho 2 vị trí RTL design và Design Verification. Fen nào sv năm 4 GPA > 7.5 hộp mình nhé
zZ_XXX_Zz
Junior Member
Năm trước em thấy đòi có > 7 thui mà heheBOS semiconductors (base HQ, chi nhánh SG) đang tuyển fresher cực mạnh cho 2 vị trí RTL design và Design Verification. Fen nào sv năm 4 GPA > 7.5 hộp mình nhé
Độc Cô Cầu Thị Nghè
Member
năm trước 8. á fense :v
mai.daothanh
Senior Member
Sao mỗi năm vi mạch ra trường cả nghìn người phải lấy cao hơn chứ fen
mai.daothanh
Senior Member
Bên FPT Semiconductor có kế hoạch tuyển dụng năm tới rồi nè
FPT Semiconductor cần mở rộng và phát triển nguồn lực, Làm sản phẩm và làm các dự án về DV/STA/PI/PV/PnR, các process TSMC 12nm => 7nm.
Các mảng làm DV, Analog, Foundry IP, Standar cell..
1. DV - từ 2 năm trở lên, làm ở VN và Nhật, Số lượng : 20 Engs
2. PnR: Làm ở VN- (HCM/ĐN/HN) : từ 1 năm trở lên, số lương: 100 Engs
3. STA: làm ở HCM - từ 1 năm trở lên: số lượng 10 Eng
4. PnR/STA/DV: Đi onsite ở Nhật, từ 3 năm trở lên: số lượng 10 Engs
5. Các vị trí khác:
Ngoài ra để phát triển Core team cho các domain:
RTL Design/Design Verification/ STA-PV-PI/PnR.
Hiện FPT Semiconductor cũng cần tuyển các bạn vai trò là Manager cho các domain, Phụ trách build team, phát triển dự án, Phụ trách kỹ thuật cho các domain quản lý:
ACE nào quan tâm liên hệ cho HR, hoặc nhắn trực tiếp cho mình
email hr: [email protected]
LuongBK
Senior Member
Mọi người ai có kinh nghiệm xin intern Asic Digital Design có thể chia sẻ cho em thường kiểm tra kiến thức gì và project thường độ khó ở mức nào thì được nhận không ạ, em sinh viên năm 4 hiện kì này đang làm bài tập lớn một số môn trong module thiết kế vi mạch như i2c bus, synchronous FiFo with Ram và thiết kế 1 môi trường kiểm thử UVM cho ibex core không biết có điền được vào CV không ạ, mong các anh giải đáp em cảm ơn ạ!
Xinchaocacban2
Senior Member
Sao em thấy tính chất công việc của PD cũng tương tự mà bên ý nhiều cơ hội ra nước ngoài vậy nhỉ?
LenhHoCongTu
Junior Member
được nhé e. i2c và có viết env uvm là ok rồi, quan trọng là e phải nắm chắc những gì mình làm để khi pv có thể trả lời dc. ngoài ra thì ôn kỹ về verilog, kiến thức kỹ thuật số như hệ đếm, đại số boolean, mạch tuần tự, tổ hợp, bìa K...
