10 năm trước mình làm luận văn tốt nghiệp DH đề tài thiết kế máy nghe nhạc dùng kit FPGA, giờ làm Analog-Mixed Design cũng hòm hòm 10 năm rồikì này em được thầy cho làm đồ án về fpga giống bác mà cũng chưa biết chọn đề tài gìcó tìm được mấy project như là xử lý ảnh trên fpga, máy bán hàng tựđộng,.. mà còn đang mơ hồ để chốtđề tài quá
thấy khó nhất là đội Design, chip mà bug thì đội này chết đầu tiên lương thì chả hơn được bao nhiêu trách nhiệm lại nhiều, kiến thức thì phải update patents or báo IEEE liên tục để cải tiến @
Ko hẳn, tùy lỗi, thường thì đội bị project manager hỏi đầu tiên sẽ là DV team.
thiết kế ip core về xử lý ảnh khó ko các báckì này em được thầy cho làm đồ án về fpga giống bác mà cũng chưa biết chọn đề tài gìcó tìm được mấy project như là xử lý ảnh trên fpga, máy bán hàng tựđộng,.. mà còn đang mơ hồ để chốtđề tài quá
thông tin tuyển dụng này đăng ở đâu vậy a, a cho e xin thêm thông tin với :3Tiếp tục seeding cho công ty
Hiện công ty e đang tuyển mấy vị trí dưới đây all level nha mí a chị em)
1.Kỹ Sư Thiết Kế Vi Mạch Số (Register Transfer Level - RTL Design)
2.Kỹ Sư Kiểm Tra Vi Mạch Số Trước Sản Xuất (Design Verification – DV)
3.Kỹ Sư Thiết Kế Chức Năng Có Thể Kiểm Tra Vi Mạch Số Sau Sản Xuất (Design For Test - DFT)
sao mình search thấy no longer accepting rồi thímlinkedin đó fen
Fen search BOS SEMICONDUCTORS nhe. Muốn details thì hộp mình kekek
Dạo này có vài công ty bắt đầu xài PSS làm vụ này rồi, mấy anh em dễ thở hơn hẳn nhưng hơi cực vì phải support nhiều micro/standard task. btw, lúc xài thì ngon và flow ngon hơn.
cty xài Stratus hay catapult fency? Nghe đến SystemC lại ngứa nghề rồi
Khóa do hết hạn trên LinkedIn thôi fense chứ vẫn còn tuyển á :v muốn check var thì hộp mình :v
theo mình biết, trần senior BOS tầm 70Senior bên BOS lên dc 7x ko fen
vô lý thế Best Of Salary mờ. hay mới chỉ lương tháng, bonus các thứ nữa chứ
Vậy hơi hẹp nhỉ, mức trần senior start up phải tầm 80-90 tr mới tuyển được người. Ko biết có cho thêm stock ko vậy bác
senior này tầm bao năm thế bác. 5-6 năm mà 7x nghe khiếp nhỉ.
Anh cho em thêm tí thông tin nha. Em thường nghe mấy bạn trong trường bảo analog khó hơn RTL nhiều. Nên em muốn hiểu hơn là RTL khó nhất về khoảng nào vậy anh?
PCIE thì không có team nào ở VN design PCIE core đâu friend
Mấy core IP toàn mua third-party về integrate vô SoC thôi. Mà designer đâu nhất thiết phải design mấy cái IP khó vậy đâu :v
) do mấy cty ở VN hầu hết là FDI, nên specification công ty mẹ determine hết rồi :v
