giờ AI có code Verilog ngon lành rồi nên ko chỉ ở VN mà ở thế giới nhu cầu tuyển RTL với DV, PD cũng ít hơn lúc trước. Chưa kể tụi Cadence, Synopsys tích hợp AI vào tools nữa.
công nhận, giờ thấy bên nào cũng tuyển ít quá
E thấy bác có nhiều kn bên mảng Analog này, không biết bác có roadmap bên này ko. Em thì cũng đang học trên trg nhiều mà lúc làm project em phải đụng mấy cái nó lạ quá.
Mảng Analog chia ra nhiều nhánh nhỏ :
ủa người ae có job chưa xưa pv S tím với siêu anh hùng chắc pro5 cứng rồicông nhận, giờ thấy bên nào cũng tuyển ít quá
bữa thấy mấy ông tây dùng code AI chạy fpga, chắc verilog AI viết ổn hơn. Trước cho nó viết mỗi cái lọc fil trên FPGA D10 athena chạy méo được. Mà mấy cái dính confidential docs mới viết được thì cũng khó. RTL mà test nhiều thì AI nó làm kha khá ổn chứ dính confidential docs để dev thì ae lại đọc mòn đít
bên bác còn có món flash với sram nữa, không biết nó có thuộc analog không vậy bác?
đói lòi ra này người anh em à
((
rtl thì chưa biết, chứ lướt mấy cái forum của đài thấy bên đó đang có semi house đang phát triển tool Auto DV dành cho SOC cmnl
(( bỏ list testcase vào rồi nó tự gen ra để check. DV sắp đói tới nơihic em mới chập chững làm dự án mà nghe bác nói h em hoang mang quártl thì chưa biết, chứ lướt mấy cái forum của đài thấy bên đó đang có semi house đang phát triển tool Auto DV dành cho SOC cmnl
(((
hoang mang gì đâu bác ơi. tool thì vẫn cần đứa bấm nút chạy tool, check kết quả, viết report sau cùng chứ bác?hic em mới chập chững làm dự án mà nghe bác nói h em hoang mang quá
sram em thấy bên digital chứ nhỉ
Oh mình quên béng đi mảng này Nó thuộc analog mixed signal
trường nào cũng oke nhé, trong ĐHQG cả mà. Vi mạch của UIT cũng rất tốt mà
SRAM/DRAM/NVM thì thường tính riêng vào đội Memory đó bác. Cũng là Analog-Mixed Signal nhưng mà thường design cũng khác nhiều. Ví dụ các PDK thường có rules riêng chỉ cho SRAM.
Em cứ thấy báo chí lên bài nhiều về cái gì thì né cái đấy ra
Em thắc mắc là design khác ở đâu vậy bác, em cũng chưa có cơ hội xem được toàn cục
