tin tức Quy trình 6nm của TSMC đã bắt đầu sản xuất hàng loạt

cái này hình như có topic nói rồi thì phải
7nm hay 10nm chỉ là khoảng cách phần cách điện giữa các trans chứ không liên quan tới kích thước và mật độ trans, tất nhiên khoảng cách nhỏ thì có thể tạo ra mật độ lớn hơn

Theo ngu ý của tại hạ ( mà tại hạ ngu không biết gì về chế tạo chip thật ) thì so sánh 10nm của intel với 7nm của TSMC cũng như so sánh vú của 2 cô gái
Giả sử 2 cô gái có kích thước ngoài giống nhau ( cao, độ rộng vai, mông bằng nhau...) chỉ khác nhau về kích thước vú, khoảng cách 2 đầu ti giống nhau bằng 21cm

Cô thứ nhất ( TSMC ) có vú to ( transistor to), bán kính vú 7 cm, vậy khoảnh cách giữa mép 2 vú sẽ là 7cm
Cô thứ hai ( Intel ) có vú nhỏ ( transistor nhỏ), bán kính vú 5.5cm, vậy nhờ khoảng cách hai đầu ti không đổi là 21cm nên khoảng cách mép 2 vú sẽ là 10cm

Vậy kết luận 2 cô vú to vú nhỏ đều có khoảng cách đầu ti là 21cm nên giả sử xếp đều trên các ô bàn cờ vuông góc trên hình vuông 10m* 10m sẽ có mật độ vú tương đương nhau là 47*47 = 2025 vú /100m2 ( đừng hỏi vì sao Vozer tính ra kết quả này nhé )

Tương tự vậy intel có khoảng cách trans to nhưng khéo tay chế tạo kích thước trans nhỏ
TSMC ngược lại thu hẹp được khoảng cách trans nhỏ nhưng tay to nên chế tạo trans to
Tổng thể mật độ trans hai bên bằng nhau

Ý kiến tại hạ vậy không rõ có thể giải đáp thắc mắc của các hạ không :p

View attachment 164577
g8XXj8u.gif
g8XXj8u.gif

cái con số 10nm hay 7nm giờ nó chẳng đại diện cho kích thước nào trên bóng bán dẫn nữa đâu. Nó chỉ là tên gọi cho tiến trình sản xuất chip của các hãng đúc chip thôi.

Như bạn gì nói ở trên ấy, giờ căn cứ vào mật độ bóng bán dẫn trên chip mới là đúng nhất.

Đối với Intel thì mật độ bóng bán dẫn trong tiến trình 10nm tương đương tiến trình 7nm chưa tinh chỉnh của TSMC, nhưng từ khi TSMC tinh chỉnh thêm tiến trình 7nm của nó thì bắt đầu vượt rồi. Đến tiến trình 5nm trên chip iPhone sắp ra mắt thì chắc vượt qua luôn Intel.

Vấn đề của Intel không chỉ nằm ở tiến trình sản xuất chip mà còn ở hiệu quả sản xuất nữa. Sản lượng chip 10nm của Intel hiện vẫn còn quá thấp nên mới chỉ ra mắt một vài sản phẩm cho dòng laptop thôi, mà hiệu năng cũng chả cải thiện hơn bao nhiêu.

Còn bao giờ Intel bắt kịp được thì cũng chưa biết, giờ vẫn đang võ mồm trước đã.
 
Để dễ hình dung hơn tại sao các con số như 10nm 7nm hay 5nm chẳng đại diện cho kích thước nào trên bóng bán dẫn thì mọi người nhìn thử hình ảnh dưới đây.

iedm-2017-intel-10-xtor-comparison.png


Cái này là dự báo về kích thước bóng bán dẫn trong các tiến trình chip của 3 hãng Intel, TSMC và Global Foundries, không có kích thước nào liên quan đến số tiến trình của nó nữa. Tất cả chỉ là tên gọi thôi. (Global Foundries hiện còn không tiến đến được tiến trình 7nm và thôi ko làm nữa).
 
Thì nó vẫn chửi ra rả lúc 7nm mới ra rồi mà, Vã lắm mới dùng TMSC thôi chứ nó vẫn ưu tiên tự trồng, vì muốn tự trồng mà nó tạch mấy năm nay chứ 10nm nó nghiên cứu ra sản phẩm lâu rồi

Chả nhớ rõ, nhưng intel tạch tôi nghĩ là do không đầu tư vào nghiên cứu ống nano. Time đầu có trào lưu nghiên cứu graphine transistor, intel làm câu xanh rờn " không có ứng dụng sản xuất" hình như tầm 2k10 hay sao đấy. Giờ thì các hãng đều đang tiệm cận mức này hết rồi. Intel muốn mua các nghiên cứu này cũng khó,
cái này hình như có topic nói rồi thì phải
7nm hay 10nm chỉ là khoảng cách phần cách điện giữa các trans chứ không liên quan tới kích thước và mật độ trans, tất nhiên khoảng cách nhỏ thì có thể tạo ra mật độ lớn hơn

Theo ngu ý của tại hạ ( mà tại hạ ngu không biết gì về chế tạo chip thật ) thì so sánh 10nm của intel với 7nm của TSMC cũng như so sánh vú của 2 cô gái
Giả sử 2 cô gái có kích thước ngoài giống nhau ( cao, độ rộng vai, mông bằng nhau...) chỉ khác nhau về kích thước vú, khoảng cách 2 đầu ti giống nhau bằng 21cm

Cô thứ nhất ( TSMC ) có vú to ( transistor to), bán kính vú 7 cm, vậy khoảnh cách giữa mép 2 vú sẽ là 7cm
Cô thứ hai ( Intel ) có vú nhỏ ( transistor nhỏ), bán kính vú 5.5cm, vậy nhờ khoảng cách hai đầu ti không đổi là 21cm nên khoảng cách mép 2 vú sẽ là 10cm

Vậy kết luận 2 cô vú to vú nhỏ đều có khoảng cách đầu ti là 21cm nên giả sử xếp đều trên các ô bàn cờ vuông góc trên hình vuông 10m* 10m sẽ có mật độ vú tương đương nhau là 47*47 = 2025 vú /100m2 ( đừng hỏi vì sao Vozer tính ra kết quả này nhé )

Tương tự vậy intel có khoảng cách trans to nhưng khéo tay chế tạo kích thước trans nhỏ
TSMC ngược lại thu hẹp được khoảng cách trans nhỏ nhưng tay to nên chế tạo trans to
Tổng thể mật độ trans hai bên bằng nhau

Ý kiến tại hạ vậy không rõ có thể giải đáp thắc mắc của các hạ không :p

View attachment 164577

đâu ra cái này vậy, khoảng cách tran riêng trong 1 node 14nm , 10nm, 7 nm cũng có vài loại. vếu to vếu bé nào ở đây
 
Để dễ hình dung hơn tại sao các con số như 10nm 7nm hay 5nm chẳng đại diện cho kích thước nào trên bóng bán dẫn thì mọi người nhìn thử hình ảnh dưới đây.

View attachment 165450

Cái này là dự báo về kích thước bóng bán dẫn trong các tiến trình chip của 3 hãng Intel, TSMC và Global Foundries, không có kích thước nào liên quan đến số tiến trình của nó nữa. Tất cả chỉ là tên gọi thôi. (Global Foundries hiện còn không tiến đến được tiến trình 7nm và thôi ko làm nữa).

nếu chuẩn như intel nói thì 2 gen gần nhất đã công bố số tran như thường lệ, nhưng 10nm của intel chả có con nào đc công bố số trans, và hoàn toàn bảo mật về lượng tran. hơi kì cục cho 10nm với tuyên hùng hồn của intel.

còn kích thước node thì xem 3 hình ảnh đính kèm x nó là kích thước chiều nhỏ nhất của 1 cực trong mosfet.
cả 3 cực của mosfet đều có điện dung và điện cảm ký sinh, nên các cực càng nhỏ thì điện dung sẽ càng nhỏ. tốc độ và lượng năng lượng dùng để điều khiển fet sẽ nhanh và ít hownneen tiết kiệm năng lượng hơn.
 

Attachments

  • Applieddiagram.png
    Applieddiagram.png
    44.4 KB · Views: 102
  • Fin-vs-GAA-FET.jpg
    Fin-vs-GAA-FET.jpg
    66.8 KB · Views: 75
  • GAA-MOSFET.jpg
    GAA-MOSFET.jpg
    124.7 KB · Views: 74
Last edited:
còn kích thước node thì xem 3 hình ảnh đính kèm x nó là kích thước chiều nhỏ nhất của 1 cực trong mosfet.
cả 3 cực của mosfet đều có điện dung và điện cảm ký sinh, nên các cực càng nhỏ thì điện dung sẽ càng nhỏ. tốc độ và lượng năng lượng dùng để điều khiển fet sẽ nhanh và ít hownneen tiết kiệm năng lượng hơn.

Cái con số trong tên tiến trình chip vẫn chỉ là một cách đặt tên của các hãng thôi, nó không đại diện cho kích thước nào trên bóng bán dẫn đâu. Đơn giản là vì kích thước đó đã quá bé so với khoảng cách giới hạn trên bóng bán dẫn. Nếu có khoảng cách nào giữa các điện cực đó đạt tới kích thước này, các hạt mang điện có thể nhảy qua khoảng cách này và sang các điện cực khác một cách không kiểm soát.

Còn tại sao lại có các cái tên như 10nm, 7nm. Những cái tên này được định nghĩa trong Lộ trình quốc tế về công nghệ bán dẫn International Technology Roadmap for Semiconductors, với cách hiểu là 10nm sẽ là công nghệ bán dẫn tiếp sau 14nm, 7nm sẽ là công nghệ bán dẫn tiếp sau 10nm, còn 5nm sẽ là công nghệ bán dẫn tiếp sau 7nm. Quy tắc cũng giống như trong định luật Moore, thế hệ công nghệ tiếp theo phải tạo ra được chip với mật độ bóng bán dẫn cao hơn 50% so với thế hệ trước.
 
Cái con số trong tên tiến trình chip vẫn chỉ là một cách đặt tên của các hãng thôi, nó không đại diện cho kích thước nào trên bóng bán dẫn đâu. Đơn giản là vì kích thước đó đã quá bé so với khoảng cách giới hạn trên bóng bán dẫn. Nếu có khoảng cách nào giữa các điện cực đó đạt tới kích thước này, các hạt mang điện có thể nhảy qua khoảng cách này và sang các điện cực khác một cách không kiểm soát.

Còn tại sao lại có các cái tên như 10nm, 7nm. Những cái tên này được định nghĩa trong Lộ trình quốc tế về công nghệ bán dẫn International Technology Roadmap for Semiconductors, với cách hiểu là 10nm sẽ là công nghệ bán dẫn tiếp sau 14nm, 7nm sẽ là công nghệ bán dẫn tiếp sau 10nm, còn 5nm sẽ là công nghệ bán dẫn tiếp sau 7nm. Quy tắc cũng giống như trong định luật Moore, thế hệ công nghệ tiếp theo phải tạo ra được chip với mật độ bóng bán dẫn cao hơn 50% so với thế hệ trước.
Ông kiếm đâu ra cái đấy vậy , bài báo ông dẫn tôi chả cần đọc cũng chỉ là suy viễn theo moore law. Còn thực tế thì, 16nm, 12nm, 8nm vẫn tồn tại.

Khoảng cách hay nhiễm cái gì đó của mấy cái kia chỉ là suy diễn của intel khi chính intel không thể thu nhỏ các cực của transistor.
Rep trước tôi đã nói rõ rồi, tên node dựa vào kích thước cực nhỏ nhất trong 3 cực của transistor.

Và nếu đọc theo hướng mà intel biện thì 14 nm của intel hiệu quả phải ngang 7nm của tsmc cơ mà, nhưng ngược lại. Bởi intel ngụy biện, nên 14nm hiệu suất chả đổi cm gì, các gen sau của intel cắt bớt cái gì trong giao tiếp bộ nhớ để tăng tốc độ, giảm năng lượng và gây ra lỗi bảo mật chứ 14nm ++++ không phải là thứ mang lại hiệu năng cho core i sau này. * nguồn lúc nào rảnh mình tìm cho, còn thím rảnh thì tìm meltdown and spectre.
Còn thứ mà intel nói là 7nm giả cầy thì sao, he he, hiệu năng tăng rất rõ ràng, có thể so sánh qua nhiều dòng chip di động. Bởi đám này nhiều con lặp lại kiến trúc qua các node.
 
Last edited:
Tốt nhất là quên cmn nó moore lă đi, moore là kỹ sư intel và chỉ nên ảnh hưởng tới intel. Khi intel đang mạnh thì moore law là một khẩu hiệu mang tính pr mà thôi. Các hãng khác chẳng quan tâm đâu.
 
Cũng như thím bước vào trường học và được ngta dạy, fibonacci là tỷ lệ vàng. Nhưng khi đi làm việc, sẽ có nơi ngta áp 3:7 là tỷ lệ vàng. Thím muốn cãi? Thì lúc ấy thím sai. Mỗi định luật/ law luôn có giới hạn và vùng ảnh hưởng. Moore law là để intel thực hiện, not for all :still_dreaming: .
Thím dùng cpu intel, thím nghe hót về sự kỳ vĩ của moore law. Tôi dùng cpu amd tôi đéo quan tâm
 
Rep trước tôi đã nói rõ rồi, tên node dựa vào kích thước cực nhỏ nhất trong 3 cực của transistor.

Bác tìm hộ mình xem tài liệu nào nói rằng tên node là kích thước nhỏ nhất là trong 3 cực của transistor với. Cái ảnh trong post trên của bác nó chỉ chụp hình các bóng bán dẫn trong mỗi tiến trình thôi, có chỗ nào nói kích thước của nó đâu.

Mình cũng chỉ thích tìm hiểu mấy cái này nên hay search về nó trên Google thôi, nhưng trên wikipedia hay wikichip đều chỉ ghi 7nm hay 10nm là thuật ngữ quảng bá cho tiến trình chip mới thôi, chứ không phải kích thước nào trên bóng bán dẫn đâu.
Ví dụ như trên wikichip họ ghi thế này: "The term "7 nm" is simply a commercial name for a generation of a certain size and its technology, and does not represent any geometry of the transistor."
Nguồn: https://en.wikichip.org/wiki/7_nm_lithography_process#Density

Trong này nó có 1 bảng công bố một số kích thước trên bóng bán dẫn, nhưng cũng không có cái nào là 7nm như bác nói cả - 6nm thì có.

Capture.PNG
 
Bác tìm hộ mình xem tài liệu nào nói rằng tên node là kích thước nhỏ nhất là trong 3 cực của transistor với. Cái ảnh trong post trên của bác nó chỉ chụp hình các bóng bán dẫn trong mỗi tiến trình thôi, có chỗ nào nói kích thước của nó đâu.

Mình cũng chỉ thích tìm hiểu mấy cái này nên hay search về nó trên Google thôi, nhưng trên wikipedia hay wikichip đều chỉ ghi 7nm hay 10nm là thuật ngữ quảng bá cho tiến trình chip mới thôi, chứ không phải kích thước nào trên bóng bán dẫn đâu.
Ví dụ như trên wikichip họ ghi thế này: "The term "7 nm" is simply a commercial name for a generation of a certain size and its technology, and does not represent any geometry of the transistor."
Nguồn: https://en.wikichip.org/wiki/7_nm_lithography_process#Density

Trong này nó có 1 bảng công bố một số kích thước trên bóng bán dẫn, nhưng cũng không có cái nào là 7nm như bác nói cả - 6nm thì có.

View attachment 166859

Ừm, nhìn bảng ấy rồi còn hỏi nữa thì đến chịu :still_dreaming:
 
Ừm, nhìn bảng ấy rồi còn hỏi nữa thì đến chịu :still_dreaming:
bảo bác rồi, bác xem kỹ lại đi, không có chỗ nào nói 7nm là kích thước nào trên bóng bán dẫn cả.

còn cái 6nm mà mình đánh dấu, thì ngay cả trên tiến trình 10nm của TSMC nó cũng vẫn là 6nm thôi. Nguồn đây: https://en.wikichip.org/wiki/10_nm_lithography_process

Bác có tài liệu hay có gì khác thì cứ show ra cho ae mở rộng tầm mắt.
 
bảo bác rồi, bác xem kỹ lại đi, không có chỗ nào nói 7nm là kích thước nào trên bóng bán dẫn cả.

còn cái 6nm mà mình đánh dấu, thì ngay cả trên tiến trình 10nm của TSMC nó cũng vẫn là 6nm thôi. Nguồn đây: https://en.wikichip.org/wiki/10_nm_lithography_process

Bác có tài liệu hay có gì khác thì cứ show ra cho ae mở rộng tầm mắt.

Chịu, tôi hết rồi. Cứ coi như 14nm+++++ của intel ngon lành ngang 7nm tsmc đi cho nhanh. Thế ra kiến trúc zen hiệu quả gấp 2 lần kiến trúc core-i à :surrender:
 
g8XXj8u.gif
g8XXj8u.gif

cái con số 10nm hay 7nm giờ nó chẳng đại diện cho kích thước nào trên bóng bán dẫn nữa đâu. Nó chỉ là tên gọi cho tiến trình sản xuất chip của các hãng đúc chip thôi.

Trước xem cái youtube có ông kỹ sư của intel giải thích về vụ này . Tiếng anh hơi kém nên ko hiểu rõ nghĩa nhưng hiểu mang máng là cái transistor nó có 3 thành phần , source ,drain và gate . Source và drain thì giống kiểu 2 sợi dây điện , còn cái gate nó giống như là cái công tắc , mà 14nm hay 10nm hay 7nm là chỉ độ dài của cái gate này , cũng như là khoảng cách của Source và Drain .

Thằng Intel từ những năm 90 đã phát hiện ra là nếu để 2 cái sợi dây điện kia gần nhau quá thì cái công tắc éo có tác dụng gì vì điện cứ thế là phi thân qua bởi hiện tượng Quantum tunnel cái éo gì đấy , nên là quyết định không thu nhỏ cái này nữa mà đổi thành một bộ các transistor theo dạng grid và gọi là cell . Xong ra mắt con chip 223nm đầu tiên .

Rồi đến đoạn sau năm 2k thì mọc ra cái vụ Fin Fit để giảm độ dài của cái Gate xuống còn 46nm . PR ầm ỹ lên là công nghệ in transistor 3D các kiểu .

Còn hiện nay thì cái gate tuy đã thu nhỏ đc nhưng cái source / drain và các thành phần khác vẫn không thể thu nhỏ như vậy đc (không thu nhỏ nó xuống vài nm đc vì bị rò điện) thế nên là mới sinh ra cái vụ Intel nói TSMC tùy 7nm mà mật độ vẫn không bằng 10nm của intel .

Túm váy lại là 7nm hay 14nm là độ dài của cái GATE trong transistor chứ không phải là kích thước tổng thể của transistor . Theo mình hiểu là vậy chứ giờ ngồi tìm lại không thấy cái video youtube đấy nữa
 
7nm hay 10nm hay do ai sản xuất mình nghĩ không quan trọng, quan trọng là ông intel không nhét được cái đoạn code của công ty ổng để cái 7nm nó chạy được.
 
"CPUs are made using photolithography, where an image of the CPU is etched onto a piece of silicon. The exact method of how this is done is usually referred to as the process node and is measured by how small the manufacturer can make the transistors." Source
theo howtogeek giải thích về tiến trình như này, tiến trình tính bằng khoảng cách giữa các node.

hiện AMD sử dụng kiến trúc zen được tmsc gia công trên tiến trình 7nm đang có các ưu điểm so với intel như: hiệu suất/w cao hơn, kích thước nhỏ hơn. nên chip amd hiện tại có thể nhét nhiều nhân hơn so với intel, do hiệu suất/w cao hơn nên mát hơn và ăn ít điện hơn trên cùng mức làm việc.

thực tế trong cpu tích hợp rất rất nhiều thành phần khác, nên số lượng bóng bán dẫn trong cpu chỉ mang tính tham khảo. tất nhiên nhiều vẫn tốt hơn, nhưng nhiều mà không tận dụng được hết thì không nên nhồi nhét làm gì. cân bằng là yếu tố quan trọng nhất.

Intel đang kẹt ở tiến trình 14nm và kiến trúc CPU, mỗi tiến trình đều có mức hiệu năng/w giới hạn, việc kẹt ở 14nm mà intel đang đẩy hiệu năng CPU trên kiến trúc sky lake đến giới hạn. nên các dòng chip gần đây intel chỉ có thể tăng core, tăng tdp nhằm tăng sức mạnh nhưng hậu quả là nóng và tốn điện, lỗi bảo mật... tệ hại nhất là việc đẩy xung không thể làm trên toàn core và thậm chí không thể kéo dài - hậu quả của không thể giảm khoảng cách giữa các node 14nm.

tiến trình 10nm của intel thì mới có trên laptop, thực tế có phải 10nm không thì không ai biết. có thể vẫn là 14nm+n thôi, và kém hơn rất nhiều so với zen 7 hs.
 
Last edited:
Back
Top