tin tức AMD ra mắt thế hệ CPU Zen 5

có vẻ Strix bản này bị cắt giảm FPU thì phải, thấy đuối đuối. HIệu năng xử lý đa dụng int core thì IPC chỉ tăng khoảng 10%, cái 16% chắc là FPU kéo lại. AMD không view sơ đồ Zen 5 core, thấy có đồng chí bảo nhiều điểm trên Zen 5 bị cắt giảm xuống còn nửa so với Zen 3, Zen 4. Khả năng Zen 5 cũng là thiết kế mới FE rất nhiều nên mới vậy. Các bản Zen sau sẽ bổ sung nhiều hơn để tăng IPC.
Vậy là âm mưu dài hạn
Tăng 1 lần sốc quá tới năm sau hết bài lại bị chửi

Bá quyền quá
 
Vậy là âm mưu dài hạn
Tăng 1 lần sốc quá tới năm sau hết bài lại bị chửi

Bá quyền quá
chả phải âm mưu gì đâu, có phải thiết kế từ Bull sang Zen đâu mà đòi IPC tăng cao. IPC mỗi thế hệ tăng ~ 15% là ổn rồi.
Nhìn thiết kế E-core của Intel là đủ hiểu, thiết kế mới đều cần thời gian để bồi đắp tăng IPC lên. E-core hiện tại như Intel trình bày nhanh vãi đái, chả mấy thay thế hoàn toàn big-core.
 
chả phải âm mưu gì đâu, có phải thiết kế từ Bull sang Zen đâu mà đòi IPC tăng cao. IPC mỗi thế hệ tăng ~ 15% là ổn rồi.
Nhìn thiết kế E-core của Intel là đủ hiểu, thiết kế mới đều cần thời gian để bồi đắp tăng IPC lên. E-core hiện tại như Intel trình bày nhanh vãi đái, chả mấy thay thế hoàn toàn big-core.
Thế này chỉ chẳng mấy chốc nữa team làm Ecore sẽ thôn tính luôn team làm Pcore :sexy_girl:
 
1719023033253.png

Thông lượng xử lý lệnh rẽ nhanh tăng lên nhiều phết.
Bộ cấp phát lệnh chỉ có thể cấp phát 8 macro-ops thì hơi ít so với yêu cầu. Khi chạy chế độ SMT ko tăng bao nhiêu hiệu suất xử lý da luồng, khéo phiên bản Zen tiếp theo nâng lên 12 macro-ops.
AMD-Ryzen-AI-9-365-Zen-5-Strix-Point-APU-_-IPC-Latency-Bandwidth-Throughput-Performance-Tests-_2.png
 
Last edited:
Vậy có khi phải đổi socket vì diện tích của AM5 giờ nhỏ quá rồi, mấy cái tụ nó còn phải tràn ra ngoài biên nên mới có cái nắp con nhện xấu xí kia.
Xấu nhưng mà an toàn :sexy_girl:
Như Intel để con tụ phía dưới, chẳng may quẹt vô cái gì đó lại đi luôn vài con thì cũng dở
 

Thank you anandtech, actual useful information!

Thông tin về bộ nhớ DDR5 "CUDIMMS", sẽ xuất hiện rộng rãi trên thị trường vào cuối năm nay, dành cho platform thế hệ mới.
CUDIMM_Topology_JEDEC.png


CUDIMM, sử dụng CKD (Clock Driver) để có thể chỉnh clock, giảm phụ thuộc vào CPU, concept này được lấy từ RDIMM dành cho server, này là chuẩn JEDEC vậy nên sẽ phổ biến rộng rãi.

That's tl;dr.
 
có vẻ Strix bản này bị cắt giảm FPU thì phải, thấy đuối đuối. HIệu năng xử lý đa dụng int core thì IPC chỉ tăng khoảng 10%, cái 16% chắc là FPU kéo lại. AMD không view sơ đồ Zen 5 core, thấy có đồng chí bảo nhiều điểm trên Zen 5 bị cắt giảm xuống còn nửa so với Zen 3, Zen 4. Khả năng Zen 5 cũng là thiết kế mới FE rất nhiều nên mới vậy. Các bản Zen sau sẽ bổ sung nhiều hơn để tăng IPC.

Screenshot 2024-06-22 175429.png
 
Đợt này Zen 5 AMD ra 3 4 phiên bản cho Lap và Desk lận
nope, 3 phiên bản cho Consumer thôi, Zen 5 AVX-512 (Desktop), Zen 5 AVX-512 half-band và Zen 5c (Laptop)

Server là Zen 5 AVX-512 và Zen 5c AVX-512 half-band

Con Sonoma Valley, vì con này Samsung làm thế nên không rõ bao giờ ra luôn, Samsung thì sản lượng nhiều nhưng vấp cỏ nhiều quá thành ra ông lớn nghỉ chơi hết rồi. Đám 3nm trên GAA yield thấp lè vậy nên Samsung mobile còn tính sử dụng full Snap trên S25, trong khi đó Google cũng bỏ hợp tác với Pixel 10 vào 2025, chuyển qua TSMC.
 

Thank you anandtech, actual useful information!

Thông tin về bộ nhớ DDR5 "CUDIMMS", sẽ xuất hiện rộng rãi trên thị trường vào cuối năm nay, dành cho platform thế hệ mới.
Ko hóng lắm. Có vẻ như sinh ra vì cost cutting. Camm2 đổi mới hơn và hiệu quả hơn.

1 socket ram duy nhất, khỏi lo cắm sai channel, lắp được cho Ultrabook mà ko kéo tụt mất tiềm năng igpu. Còn gì bằng
 
Ko hóng lắm. Có vẻ như sinh ra vì cost cutting. Camm2 đổi mới hơn và hiệu quả hơn.

1 socket ram duy nhất, khỏi lo cắm sai channel, lắp được cho Ultrabook mà ko kéo tụt mất tiềm năng igpu. Còn gì bằng
Không, chẳng liên quan, không phải cost cuting hay gì đâu
 
Back
Top