zZ_K.I.A_Zz
Senior Member
inbox fency. trên đây nhiều anh tài quá
thảo luận Hội anh em vi mạch
- Người tạo chủ đề Độc Cô Cầu Thị Nghè
- Ngày bắt đầu
zZ_K.I.A_Zz
Senior Member
1k USD = 25củ, 10 man Y = 17 củ nhé. Cưa đôi làm tròn, du di thành 20 thì căng phết.tỷ giá yên giảm mạnh tính ra 2k5~3k DV 3-4yrs
3k USD ~ 44 man Y. thế cao phết nhể
semiconductor
Junior Member
Việt Nam ở Sài Gòn chắc có mỗi Microchip/Synopsys/RVC là có nhiều Eng làm Analog thôi chứ các công ty còn lại không thấy họ tuyển AnalogBên VN công ty mình tuyển analog mixed còn ko kiếm ra người nữa fen
Bác muốn định cư ổn thì sang Châu Âu or Mỹ ấy, bạn bè cùng lứa làm analog với mình đi nhiều lắm
btpdvoz
Senior Member
Marvell, Sarvati, Nanochap, Viettel....
Mạnh nhất về analog mixed phải nói ở Mỹ, Châu Âu, China, India. VN ngay cả bên Digital cũng còn rất ít công ty chứ đừng nói đến analog
Hachiko.Akita
Junior Member
Hình như điều kiện bác nói là xin vĩnh trú chứ hen?Đâu có đâu fen, nhập quốc tịch Nhật dễ hơn Việt Nam
có mấy điều kiện cơ bản như sống trên 5 năm, không phạm pháp, năng lực tiếng nhật ~ bậc tiểu học à đủ và có thu nhập ổn định là được.
Còn mình nghe mấy đồng chí đi OTP bên R kể là xin quốc tịch JP khó lắm.
Mà quốc tịch thì mới được nhiều benefits...
ontheshelf
Senior Member
7 ĐIỀU KIỆN ĐỂ ĐƯỢC CẤP PHÉP NHẬP TỊCH
xin nhập tịch phải từ bỏ quốc tịch VN, liên quan đến kế thừa tài sản ở VN nên cũng nhiều người đắn đo thôi
Bánh mặn
Senior Member
Vậy bên Digital dễ xuất ngoại không bác, em sinh viên hỏi để biết định hướng ạ.Bên VN công ty mình tuyển analog mixed còn ko kiếm ra người nữa fen
Bác muốn định cư ổn thì sang Châu Âu or Mỹ ấy, bạn bè cùng lứa làm analog với mình đi nhiều lắm
Ở trên trường thầy cũng nói bên analog giữ người hơn, mà e học thấy khó khăn quá.
btpdvoz
Senior Member
quan trọng là trình độ thôi, còn analog hay digital đều dễ đi hết. Cảm thấy hợp với hướng nào thì mới đi sâu được, một khi đã thành expert thì đi đâu chả được.
Bánh mặn
Senior Member
Em cảm ơn anh đã phản hồi ạ.
Cho em hỏi ạ. Bản thân e học ĐTVT, BKHN mà giờ trường giờ đẻ ra bằng kỹ sư 1.5 năm sau khi học xong cử nhân. Cho em hỏi vs chương trình học kỹ sư như này có "nên" học không hay học cử nhân đủ để đi làm luôn ạ.
Đây là chương trình kỹ sư:
Còn đây là chuyên ngành cử nhân:
btpdvoz
Senior Member
a tuyển team thì bằng cử nhân kỹ sư gì cũng như nhau, quan trọng là trong cv có project gì liên quan thì sẽ gọi pv.
Độc Cô Cầu Thị Nghè
Member
Giờ mấy đứa UIT, BKSG làm CPU risc-v còn ngáp lên ngáp xuống. Fense nên làm thêm project nhé!
hieu.ledinhminh04
Senior Member
risc-v được dạy trên trường hầu như là được cho sẵn sơ đồ phần cứng hết rồi, nói thiết kế risc-v thì nghe cũng kì kì
hieu.ledinhminh04
Senior Member
Taychoiloli
Senior Member
Các bác cho em xin tư vấn với ạ 
( em tính làm đồ án về thiết kế 1 cái mạch dạng FIFO đa ngõ vào,1 ngõ ra, có tính năng như kiểu khung truyền ngõ ra có thể tự sắp xếp data của các kênh theo thứ tự (ví dụ data kênh 1, 2, 3, 4) dù cho thứ tự ngõ vào theo thời gian của các kênh không giống nhau (ví dụ 4 2 1 3), mà khi sắp xếp data cũ thì data mới ở ngõ vào vẫn vào liên tục không bị nghẹn trừ khi toàn hệ thống đầy. rồi data ở ngõ ra được đưa vào 1 cái FIFO để đưa ra ngoài. rồi kiểu khi 1 hay nhiều kênh bị trống data và có tín hiệu báo không cho ghi data của kênh đó thì dữ liệu những kênh còn lại vẫn được đẩy ra FIFO.
kiểu em nghĩ đây có thể là 1 cái thiết kế hay nhưng đi hỏi tham khảo thì thấy nó giống như 1 cái mạch mux với 1 thanh ghi dịch vậy =( đợt này thầy em yêu cầu căng, không thiết kế những thứ đã có sẵn (hoặc đã có code sẵn) mà phải tự làm cái mới. bữa em đưa đề tài thiết kế Memory Controller tương thích AHB mà thầy cũng không duyệt nên giờ chả biết sao nữa
( em tính làm đồ án về thiết kế 1 cái mạch dạng FIFO đa ngõ vào,1 ngõ ra, có tính năng như kiểu khung truyền ngõ ra có thể tự sắp xếp data của các kênh theo thứ tự (ví dụ data kênh 1, 2, 3, 4) dù cho thứ tự ngõ vào theo thời gian của các kênh không giống nhau (ví dụ 4 2 1 3), mà khi sắp xếp data cũ thì data mới ở ngõ vào vẫn vào liên tục không bị nghẹn trừ khi toàn hệ thống đầy. rồi data ở ngõ ra được đưa vào 1 cái FIFO để đưa ra ngoài. rồi kiểu khi 1 hay nhiều kênh bị trống data và có tín hiệu báo không cho ghi data của kênh đó thì dữ liệu những kênh còn lại vẫn được đẩy ra FIFO. kiểu em nghĩ đây có thể là 1 cái thiết kế hay nhưng đi hỏi tham khảo thì thấy nó giống như 1 cái mạch mux với 1 thanh ghi dịch vậy =( đợt này thầy em yêu cầu căng, không thiết kế những thứ đã có sẵn (hoặc đã có code sẵn) mà phải tự làm cái mới. bữa em đưa đề tài thiết kế Memory Controller tương thích AHB mà thầy cũng không duyệt nên giờ chả biết sao nữa
Độc Cô Cầu Thị Nghè
Member
Quan trọng GPA fen bao nhiêu?Các bác cho em xin tư vấn với ạ
kiểu em nghĩ đây có thể là 1 cái thiết kế hay nhưng đi hỏi tham khảo thì thấy nó giống như 1 cái mạch mux với 1 thanh ghi dịch vậy =( đợt này thầy em yêu cầu căng, không thiết kế những thứ đã có sẵn (hoặc đã có code sẵn) mà phải tự làm cái mới. bữa em đưa đề tài thiết kế Memory Controller tương thích AHB mà thầy cũng không duyệt nên giờ chả biết sao nữa
Taychoiloli
Senior Member
em học ute, 7.5 ạ
zZ_XXX_Zz
Junior Member
Bạn có thể bổ sung thêm là xác thực chức năng bằng UVM nữaCác bác cho em xin tư vấn với ạ
kiểu em nghĩ đây có thể là 1 cái thiết kế hay nhưng đi hỏi tham khảo thì thấy nó giống như 1 cái mạch mux với 1 thanh ghi dịch vậy =( đợt này thầy em yêu cầu căng, không thiết kế những thứ đã có sẵn (hoặc đã có code sẵn) mà phải tự làm cái mới. bữa em đưa đề tài thiết kế Memory Controller tương thích AHB mà thầy cũng không duyệt nên giờ chả biết sao nữa
Taychoiloli
Senior Member
Dạ em cảm ơn bác ạ! Nhưng em không biết đề tài của em có đủ để được thầy duyệt không do em sợ bị thầy coi là đơn giản quá như mọi người nói ạBạn có thể bổ sung thêm là xác thực chức năng bằng UVM nữa
